Les données qui sont dans le cache L2 (et puis dans le L1, aussi ), elles sont identifiées par leur adresse réelle ou leur adresse virtuelle  
 
A priori, ca parait bête comme question, mais en fait j'en sais absolument rien. Vous avez une idée ?

D'apres mes souvenir, le L1 d'un PIV est de 8ko et est du type 4-way set associative donc c'est pour moi une adresse virtuelle.
 
Ca reste a confirmé, je suis pas sur du tout.  

Je vois pas comment tu en déduis qu'il s'agit d'adresses virtuelles  

 
Et bien pour moi, un processeur ne sait pas que le cache existe, il croit s'adresser directement a la ram du PC. Mais en faite, il s'adresse en premier au cache et si la donnée n'est pas dans le cache, c'est la donnée de la ram qui est transmise.
 
Comme a chaque adresse RAM il doit exister une adresse dans le cache et que le cache est bcp plus petit que la ram, l'adresse est pour moi forcement virtuel.
 
Par exemple (bidon), si la ram est composé d'adresse allant de 1 a 100, si le cache est 10 fois plus petit, il aura des adresses allant de 1 a 10.  
Comment faire si le processeur demande l'adresse 27 ? et bien on fait 27 modulo 10 = 7  et on va voire a l'adresse 7 du cache. On compare le tag et si c'est le meme, on sait que la donnée dans le cache est bonne, pas besoins d'aller dans la ram.
 
Ca c'est le principe de la correspondance directe, avec la méthode K-way set associative mapping, le principe est différent mais il reste le meme pb, le cache est plus petit que la ram, donc il faut bien pouvoir trouver une correspondance entre chaque adresse RAM et adresse du Cache.

apres tout dépend de la def que l'on a de "virtuel", c'est vague.
 
Mais je peut aussi me trompé, je suis pas sur, c'est pas une question courante  

Je parle pas de l'adresse dans le cache (ca existe cette notion ), mais de l'adresse en RAM de la donnée cachée.
Dans ton exemple, quand il cherche la donnée à l'adresse 27 et qu'il va voir dans le cache, il faut qu'il sache si la donnée qui s'y trouve est bien celle de l'adresse 27 et pas celle de l'adresse 17 ou 37. Donc le cache doit garder non seulement la donnée mais aussi son adresse.
Son adresse réelle ou virtuelle ?

virtuel dans le sens "mémoire virtuelle"  
C'est à dire la gestion de la mémoire où chaque processus a son propre espace d'adresses, et où le proc (avec sa TLB) doit convertir ces adresses en adresses physiques.

 
Le cache est composé de la donnée (heureusement ;-) ) et d'un tag. Ce tag sert a savoir si la donnée dans le cache est bien la donnée que le processeur cherche.  
 
exemple:
 

 
Pour aller chercher la donnée a l'adresse 00 0000 il va a la ligne 0000 du cache et regarde si le tag vaut 00. si oui, la donnée est ok.
Pour aller chercher la donnée a l'adresse 01 0000 il va a la ligne 0000 du cache et regarde si le tag vaut 01. ici non donc ce n'est pas la bonne donnée.

Oui, d'accord. Il n'y a pas l'adresse entière dans le cache.
Une partie de l'adresse sert à choisir la ligne, l'autre partie constituant ce que tu appelles le tag.

 
Oui voila,  c'est en gros le principe.
 
Apres, pour le cache du PIV L1, il y a sur 1 ligne, 4 données. C'est un 4-way set associative. Pour trouver une donnée il faut:
- le numéro de la ligne
- le numéro du bloc (l'un des 4 bloc)
- le numéro de la donnée dans le bloc.
 
J'ai tout un cours la dessus mais c'est sur papier. Tu le trouvera peut etre sur le site ici:
 
http://www.lifl.fr/~meftali/
 
http://www.lifl.fr/~meftali/TDMIAS2/td6.pdf

Non, y a pas ce que cherche. Ca parle bien de mémoire paginée, avec les adresses manipulées par le programme différentes de celles où sont physiquement stockées les informations, mais rien sur ce qu'il y a dans les caches

 
j'ai bien des cours mais ils font une trentaine de page, a scanné j'eb ai pour un moment, sans parler de la taille...

T'embête pas à tout scanner  
J'essaierais de faire des recherches demain.
 
J'en viens quand même à penser qu'il s'agit d'adresses réelles. A vérifier

au faite, pk cette question ? elle est assez etrange non ?
 
Je pense que sur l'architecture des ordinateurs, des questions de cette ordre y'en a des centaines.  
 
comment marche un cache avec correspondance directe,
comment marche un cache en correspondance associative,  
comment marche un cache en correspondance associative avec ensemble de bloc,  
comment marche un algorithme de remplacement LRU (Least Recently Used), LFU (Least Frequently Used), FIFO, Random,  
a quoi sert la pagination, la segmentation. etc...    
 
Y'a certainement des livres de références la dessus qui t'apporterons toutes ces réponses.

Oui, au moins quelques centaines, mais il faut bien en prendre une pour commencer  
 
Disons que je m'intéresse un peu (à mon modeste niveau de connaissances et de compréhension ) au fonctionnement des processeurs, et cette question m'est subitement venue à l'esprit  
Et je ne me rappelle pas avoir vu quelque part cette info