[VHDL] Compréhension d'un code

Marsh Posté le 17-11-2005 à 10:10:54

Bonjour,

je travaille sur un diviseur de fréquence en vhdl, récupéré d'un td en cours, cependant je comprends pas totalement le fonctionnement

Code :

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
entity DivisionFrequence is
port(InputClk : in std_logic; OutputClk : buffer std_logic);
end DivisionFrequence;
architecture ArchitectureDivisionFrequence of DivisionFrequence is
begin
process(InputClk)
variable n: integer range 0 to 10000000;
begin
if(InputClk 'event and InputClk='1')
then
n:=n+1;
if(n=0)
then OutputClk <= NOT OutputClk;
end if;
end if;
end process;
end ArchitectureDivisionFrequence;

si vous pouviez m'aider en détaillant le code,

(avec ce code, j'obtient 1Hz en sortie environ, mais c'est par le test, je suis pas sur, c'est pour ca que j'aimerais comprendre complétement le code pour pouvoir mettre la frequence de sortie a ce que je veux)

merci beaucoup d'avance :jap:

Message édité par canigou4 le 17-11-2005 à 10:12:04

Reply

Marsh Posté le 17-11-2005 à 10:10:54

Reply

Marsh Posté le 17-11-2005 à 16:55:09

Code :

process(InputClk) // Le code suivant sera exécuté à chaque fois que l'horloge InputClk varie
variable n: integer range 0 to 10000000; // Une variable, j'imagine qu'on a 10000000 + 1 = 0
begin
if(InputClk 'event and InputClk='1') then // Si l'horloge varie et qu'elle vaut 1 (i.e. un front montant)
n:=n+1; // Incrémentation de n
if(n=0) then
OutputClk <= NOT OutputClk; // La sortie est inversée si n = 0 (donc toutes les 10000000 périodes de l'horloge d'entrée)
end if;
end if;
end process;

Il y a plus propre comme manière de faire un diviseur de fréquence, mais bon...
Donc en gros t'as frequenceEnSortie = frequenceEnEntree / (valeurMaxDeN * 2), et dans ton cas une 20 MHz en entrée et 1 Hz en sortie.

Message édité par rnoizet le 17-11-2005 à 17:01:21

Reply

Marsh Posté le 20-11-2005 à 18:19:33

merci beaucoup pour ta reponse,

tu as des codes pour faire un diviseur de frequence qui sont mieux ?

Reply

Marsh Posté le 21-11-2005 à 22:38:29

Euh non ; ca fait longtemps que j'en ai pas fait.
Je voulais dire que la maniere de faire n'est pas tres propre SELON MOI (utiliser la retenue pour revenir a zero), mais bon, si ca marche...

Reply

[VHDL] Compréhension d'un code

Sujets relatifs:

Leave a Replay